HP1661A 邏輯分析儀

/定時(shí)存儲(chǔ)深度：存儲(chǔ)深度4K/信道 半信道中8K 建立/保持時(shí)間：3.5/0NS～0/3.5NS可調(diào)，50DPS增量。定時(shí)分析模式和速率，傳統(tǒng)：250MHZ所有信道，500MHZ半信道 瞬態(tài)：125MHZ 毛刺：125MHZ半信道 zui小探測(cè)毛刺：3.5NS探頭輸入值、新值：100KΩ、8Pf 大規(guī)模存儲(chǔ)器：硬盤驅(qū)動(dòng)和1.44MB軟盤驅(qū)動(dòng)。

    主要功能及應(yīng)用范圍：適用于軟硬件調(diào)試，對(duì)各種數(shù)字電路及計(jì)算機(jī)部件的邏輯關(guān)系進(jìn)行分析，從查找硬件缺陷到調(diào)試實(shí)時(shí)代碼，還可在相關(guān)時(shí)刻同時(shí)觀察跟蹤代碼和波形。

The 1661A 102 Channel Logic Analyzer features a new CPU design that improves performance and adds PC style mouse and keyboard connections, hard disk drive, printer interface and optional Ethernet LAN. Other features include: State and timing channels: 102 Setup/hold time: 3.5/0 ns to 0/3.5 ns State/timing memory depth: 4k on all channels, 8k on half channels Timing analysis modes and speeds (conventional): 250MHz on all channels, 500MHz on half channels Timing analysis modes and speeds (transitional): 125MHz on all channels, 250MHz on half channels Timing analysis modes and speeds (glitch): 125MHz on half channels State analysis speed: 100MHz Minimum detectable glitch width: 3.5 ns