CIU32M010、CIU32M030 器件是基于 ARM Cortex M0 處理器的 32 位通用微控制器存儲(chǔ)器芯片。采用了哈佛結(jié)構(gòu)，具有低中斷延遲時(shí)間和低成本調(diào)試特性，而且高集成度和增強(qiáng)的特性使這顆處理器適合于那些需要高性能和低功耗微控制器的市場領(lǐng)域。預(yù)先定義的存儲(chǔ)器映射和高達(dá) 4GB 的存儲(chǔ)空間，充分保證了系統(tǒng)的靈活性和可擴(kuò)展性。

系統(tǒng)架構(gòu) 

CIU32M010、CIU32M030 器件采用 32 位多層總線結(jié)構(gòu)，該結(jié)構(gòu)可使系統(tǒng)中的多個(gè)主機(jī)和從機(jī)之間的并行通信成為可能。多層總線結(jié)構(gòu)包括一個(gè) AHB 互聯(lián)矩陣、兩個(gè) AHB 總線和兩個(gè) APB 總線。AHB 互聯(lián)矩陣的互聯(lián)關(guān)系接下來將進(jìn)行說明。

CIU32M010、CIU32M030 主系統(tǒng)由以下兩部分構(gòu)成：

• 2 個(gè)驅(qū)動(dòng)單元

– CPU 內(nèi)核系統(tǒng)總線(S-bus)

– DMA 總線

• 2 個(gè)存儲(chǔ)單元

– 內(nèi)部閃存存儲(chǔ)器

– 內(nèi)部 SRAM

系統(tǒng)總線

此總線連接 CPU 內(nèi)核的系統(tǒng)總線(外設(shè)總線)到總線矩陣，總線矩陣協(xié)調(diào)著內(nèi)核和各個(gè)高速部件間的訪問。

總線矩陣(Bus Matrix)

• 總線矩陣管理著內(nèi)核系統(tǒng)總線與各外設(shè)模塊的訪問仲裁，總線矩陣由主模塊總線及從模塊總線組成。

• AHB 外設(shè)通過總線矩陣與系統(tǒng)總線相連。

• AHB 到 APB 橋(AHB2APB bridges-APB)。

• AHB 到 APB 橋在 AHB 與 APB 總線間提供同步連接。

注：當(dāng)對(duì) APB 寄存器進(jìn)行 8 位或者 16 位訪問時(shí)，該訪問會(huì)被自動(dòng)轉(zhuǎn)換成 32 位的訪問；橋會(huì)自動(dòng)將 16 位或者 8 位的數(shù)據(jù) 擴(kuò)展以配合 32 位的寬度。