近日，中國(guó)科學(xué)院微電子研究所集成電路先導(dǎo)工藝研發(fā)中心在面向5納米以下技術(shù)代的新型硅基環(huán)柵納米線(Gate-all-around silicon nanowire，GAA SiNW)MOS器件的結(jié)構(gòu)和制造方法研究中取得新進(jìn)展。

5納米以下集成電路技術(shù)中現(xiàn)有的FinFET器件結(jié)構(gòu)面臨諸多挑戰(zhàn)。環(huán)柵納米線器件由于具有更好的溝道靜電完整性、漏電流控制和載流子一維彈道輸運(yùn)等優(yōu)勢(shì)，被認(rèn)為是未來可能取代FinFET的關(guān)鍵架構(gòu)。近年來，將環(huán)柵納米線結(jié)構(gòu)和主流FinFET工藝結(jié)合發(fā)展下一代集成技術(shù)已成為集成電路深入發(fā)展的研發(fā)關(guān)鍵熱點(diǎn)。

目前報(bào)道的基于主流高k金屬柵FinFET制造工藝形成堆疊納米線器件的研發(fā)有兩種不同方案：堆疊納米線(SNW，IMEC)和堆疊納米片(Nanosheet，IBM)技術(shù)。上述方案都需要在普通硅襯底上外延生長(zhǎng)高質(zhì)量的多層GeSi/Si結(jié)構(gòu)，并在高k金屬柵取代柵工藝中選擇腐蝕GeSi或Si，終在溝道中選擇形成堆疊納米線而在源漏中保持Fin結(jié)構(gòu)。該技術(shù)在集成電路大規(guī)模制造中存在許多潛在的挑戰(zhàn): 須生長(zhǎng)高質(zhì)量、接近體硅質(zhì)量無(wú)缺陷的多層GeSi/Si外延層；由于Ge元素在前道集成步驟中引入，給后繼工藝帶來較低的工藝溫度窗口限制以及較多的Ge原子沾污機(jī)會(huì)。

納米線可以被定義為一種具有在橫向上被限制在100納米以下（縱向沒有限制）的一維結(jié)構(gòu)。懸置納米線指納米線在真空條件下末端被固定。典型的納米線的縱橫比在1000以上，因此它們通常被稱為一維材料。

根據(jù)組成材料的不同，納米線可分為不同的類型，包括金屬納米線，半導(dǎo)體納米線和絕緣體納米線。納米線均在實(shí)驗(yàn)室中生產(chǎn)，截2014年尚未在自然界中發(fā)現(xiàn)。納米線可以由懸置法、沉積法或者元素合成法制得。懸置納米線可以通過對(duì)粗線的化學(xué)刻蝕得來，也可以用高能粒子（原子或分子）轟擊粗線產(chǎn)生。實(shí)驗(yàn)室中生長(zhǎng)的納米線分為兩種，分別為垂直于基底平面的納米線和平行于基底平面的納米線。

生產(chǎn)納米線的硅和氧在地殼層是常見的可持續(xù)和廉價(jià)利用的元素。實(shí)驗(yàn)表明納米線可以被用于下一代計(jì)算設(shè)備，例如：通過對(duì)納米線摻雜，并對(duì)納米線交叉可以制作邏輯門。這些在小尺度下才具備的性質(zhì)使得納米線被廣泛應(yīng)用于新興的領(lǐng)域，例如納電機(jī)系統(tǒng)（NEMS納機(jī)電系統(tǒng)）。