短波調(diào)制解調(diào)器中編碼器的作用1037232秉銘

短波調(diào)制解調(diào)器中編碼器的作用1037232秉銘DFS60B-S4CA01024疏化算法,仿真結(jié)果表明,在多徑信道下,采用本文提出的短波信道稀疏化算法比不采用此算法的短波通信系統(tǒng)的誤碼率性能有所提升。因而,在實(shí)際短波通信系統(tǒng)中,可以借助信道稀疏化算法來(lái)提升通信的可靠性。后,重點(diǎn)研究了基于LDPC碼、卷積碼和雙的混合均衡算法,其次詳細(xì)敘述了三種信道編碼的編譯碼原理,后進(jìn)行了仿真分析。仿真結(jié)果表明,在傳輸信息幀較短,信道為Noise）或且無(wú)Turbo均衡迭代時(shí),LDPC碼和雙二進(jìn)制Turbo碼的譯碼性能優(yōu)于卷積碼的譯碼性能,但是當(dāng)進(jìn)行Turbo均衡迭代且信道為ISI時(shí),在相同均衡迭代次數(shù)下基于LDPC碼和雙二進(jìn)制Turbo碼的Turbo均衡系統(tǒng)的性能反而不如基于卷積碼的Turbo均衡系統(tǒng)性能。另外,基于EXIT圖分析了LDPC碼和卷積碼的譯碼性能。伺服電機(jī)在拖動(dòng)未知負(fù)載情況下的平穩(wěn)啟動(dòng)與轉(zhuǎn)動(dòng)慣量估計(jì)的問(wèn)題,涉及的主要內(nèi)容如下:（1）介紹了伺服系統(tǒng)轉(zhuǎn)動(dòng)慣量估計(jì)問(wèn)題的產(chǎn)生背景與研究意義,闡述了這項(xiàng)技術(shù)的國(guó)內(nèi)外發(fā)展現(xiàn)狀。（2）總結(jié)了伺服電機(jī)啟動(dòng)時(shí)產(chǎn)生的振動(dòng)的類(lèi)型,將其分為振動(dòng)和第二類(lèi)振動(dòng),分析了每類(lèi)振動(dòng)的產(chǎn)生原因,針對(duì)不同的情況提出了對(duì)應(yīng)的抑制方法。指出了S型加減速曲線能實(shí)現(xiàn)類(lèi)振動(dòng)的抑制,高精度的轉(zhuǎn)動(dòng)慣量估計(jì)有助于對(duì)第二類(lèi)振動(dòng)的抑制。本文將S型加減速曲線與轉(zhuǎn)動(dòng)慣量估計(jì)算法相結(jié)合,令伺服電機(jī)在啟動(dòng)時(shí)可以同時(shí)避免振動(dòng)和第二類(lèi)振動(dòng),實(shí)現(xiàn)平穩(wěn)啟動(dòng)。（3）改進(jìn)了基于遞推小二乘的轉(zhuǎn)動(dòng)慣量估計(jì)算法,把跟蹤微分器引入到了對(duì)估計(jì)器輸入數(shù)據(jù)的預(yù)處理過(guò)程中,形成了一種結(jié)合跟蹤微分器預(yù)處理的遞推小二乘算法,此算法相比傳統(tǒng)的算法增強(qiáng)了抗*力,提高了估計(jì)精度。（4）針對(duì)伺服系統(tǒng)在拖動(dòng)大慣量負(fù)載情況下的轉(zhuǎn)動(dòng)慣量估計(jì)問(wèn)題,通過(guò)對(duì)伺服系統(tǒng)的機(jī)械運(yùn)動(dòng)方程進(jìn)行合理的變形,避免了對(duì)轉(zhuǎn)子角加速度的解算,減少了輸入數(shù)據(jù)的噪聲,簡(jiǎn)化了計(jì)算過(guò)程,形成了轉(zhuǎn)矩積分型遞推小二乘轉(zhuǎn)動(dòng)慣量估計(jì)算法,這種算法相比傳統(tǒng)算法擁有高精度地估計(jì)大轉(zhuǎn)動(dòng)慣量的能力中搭建了伺服系統(tǒng)仿真模型,對(duì)本文所提出的算法進(jìn)行了仿真實(shí)驗(yàn),說(shuō)明了算法的正確性;在項(xiàng)目組自研的伺服驅(qū)動(dòng)器上進(jìn)行了工程實(shí)驗(yàn),驗(yàn)證了算法的工程可行性。網(wǎng)信息產(chǎn)業(yè)與文化娛樂(lè)產(chǎn)業(yè)的發(fā)展,人們對(duì)視頻數(shù)據(jù)的清晰度的需求日益增加。在有限帶寬的前提下,保持視頻數(shù)據(jù)的高分辨率,高質(zhì)量是視頻編碼標(biāo)準(zhǔn)的主要研究目標(biāo)。視頻編碼中的幀間預(yù)測(cè)參考以及率失真優(yōu)化技術(shù)是兩項(xiàng)極為重要的技術(shù),通過(guò)視頻幀之間相關(guān)性的繼承,結(jié)合率拉格朗日化理論,使視頻編碼質(zhì)量與碼率得到*的平衡?，F(xiàn)有的參考結(jié)構(gòu)與優(yōu)化參數(shù)采用經(jīng)驗(yàn)訓(xùn)練參數(shù),對(duì)多樣化的視頻信源不具備自適應(yīng)性。固定的參數(shù)分配對(duì)參考幀間時(shí)域依賴未做充分考慮。經(jīng)驗(yàn)性的優(yōu)化參數(shù)在理論上不完備,無(wú)法進(jìn)一步逼近值。本文針對(duì)視頻編碼參考結(jié)構(gòu)與優(yōu)化方法存在問(wèn)題,結(jié)合卷積神經(jīng)網(wǎng)絡(luò)方法,從三個(gè)方面開(kāi)展研究。1.針對(duì)低延遲編碼結(jié)構(gòu)缺乏自適應(yīng)性的問(wèn)題,提出自適應(yīng)參考幀抉擇算法。根據(jù)低延遲參考結(jié)構(gòu),統(tǒng)計(jì)編碼比特依賴性,建立參考幀影響因子模型,計(jì)算參考幀輻射遠(yuǎn)距離,為編碼幀自適應(yīng)分配合理參考集合,以提升編碼性能。該算法與HEVC參考軟件相比,編碼性能提升達(dá)到0.93%。2.針對(duì)視頻時(shí)域分層結(jié)構(gòu)參數(shù)固定的問(wèn)題,提出參考結(jié)構(gòu)決定拉格朗日乘子算法。根據(jù)時(shí)域分層結(jié)構(gòu)特性,構(gòu)建分層參考強(qiáng)度模型,結(jié)合時(shí)域?qū)蛹?jí)、參考強(qiáng)度、質(zhì)量差異,建立分層拉格朗日乘子調(diào)節(jié)模型,為時(shí)域分層分配合理優(yōu)化參數(shù),獲得編碼性能增益。與AVS2標(biāo)準(zhǔn)參考軟件相比,在多種編碼結(jié)構(gòu)下取得大1.3%的編碼性能提升。3.依據(jù)卷積神經(jīng)網(wǎng)絡(luò)方法,以感受野理論為基礎(chǔ),設(shè)計(jì)感受野下降卷積神經(jīng)網(wǎng)絡(luò),對(duì)圖像特征進(jìn)行深層次、粗粒度與細(xì)粒度描述。迭代訓(xùn)練與優(yōu)化網(wǎng)絡(luò)結(jié)構(gòu),提升編碼失真圖像的客觀質(zhì)量。網(wǎng)絡(luò)應(yīng)用于超高分辨率圖像,取得平均0.5dB的綜合PSNR提升。通過(guò)上述研究,本論文工作提出的自適應(yīng)參考方法與編碼優(yōu)化參數(shù)抉擇策略,在當(dāng)前的混合編碼架構(gòu)下進(jìn)一步改善視頻編碼效率。與HEVC、AVS編碼標(biāo)準(zhǔn)平臺(tái)相比,對(duì)編碼性能均有明顯增益。本文提出感受野下降神經(jīng)網(wǎng)絡(luò),對(duì)超高分辨率、多場(chǎng)景的圖像集合,取得顯著的客觀質(zhì)量提升。本文所提出的優(yōu)化工具已被AVS2標(biāo)準(zhǔn)采納應(yīng)用,所提出的網(wǎng)絡(luò)結(jié)構(gòu)參與.

短波調(diào)制解調(diào)器中編碼器的作用1037232秉銘DFS60B-S4CA01024  純軟件無(wú)法滿足視頻編碼高清實(shí)時(shí)的要求,因此設(shè)計(jì)基于X-DSP的視頻編碼加速模塊,利用ASIC技術(shù)實(shí)現(xiàn)部分復(fù)雜核心的編碼算法,利用DSP實(shí)現(xiàn)部分算法,兼顧編碼器的靈活與性能。本文中利用DSP芯片特點(diǎn),以實(shí)際通信系統(tǒng)的應(yīng)用需求為背景,在深入研究H.264編碼器算法的基礎(chǔ)上,重點(diǎn)對(duì)編碼算法中計(jì)算復(fù)雜度高、數(shù)據(jù)相關(guān)性強(qiáng)、難以并行處理的核心算法進(jìn)行優(yōu)化,針對(duì)高清視頻的實(shí)時(shí)編碼要求,設(shè)計(jì)出H.264編碼器硬件加速模塊的微體系結(jié)構(gòu),主要研究工作和成果如下:1、基于H.264編碼標(biāo)準(zhǔn),本文采用H.264編碼器加速模塊的微體系結(jié)構(gòu)?；诰幋a數(shù)據(jù)流及控制流,設(shè)計(jì)訪問(wèn)接口、訪問(wèn)沖突控制機(jī)制,流暢實(shí)現(xiàn)算法中的“生成-消費(fèi)”。2、基于加速模塊的計(jì)算特點(diǎn),設(shè)計(jì)編碼器各模塊的硬件架構(gòu),包括幀內(nèi)預(yù)測(cè)、幀間預(yù)測(cè)、變換量化、CAVLC、CABAC、去塊濾波模塊。基于各模塊計(jì)算特點(diǎn)配置存儲(chǔ)資源。針對(duì)串行編碼,采取4路、8路并行編碼機(jī)制,提高編碼效率。針對(duì)同一數(shù)據(jù)的頻繁訪問(wèn),采取存儲(chǔ)器共享實(shí)現(xiàn)數(shù)據(jù)復(fù)用。針對(duì)多種模式選擇,采取快速判斷算法,降低模式選擇計(jì)算量。針對(duì)運(yùn)動(dòng)估計(jì)算法,采取快速全搜索算法,提高搜索速度。針對(duì)讀取更新上下文時(shí)的數(shù)據(jù)相關(guān),采取兩路存儲(chǔ)器存放,實(shí)現(xiàn)數(shù)據(jù)并行。針對(duì)濾波順序復(fù)雜,采取分組濾波算法,解決數(shù)據(jù)相關(guān),降低控制濾波的復(fù)雜度。3、對(duì)H.264編碼器加速模塊RTL設(shè)計(jì)進(jìn)行驗(yàn)證與綜合,設(shè)計(jì)的加速模塊總面積為2090529 um2,總功耗為2170 mW,關(guān)鍵路徑延時(shí)為1.59 ns。使用4種視頻序列對(duì)加速模塊性能評(píng)測(cè),結(jié)果顯示加速模塊的編碼速度平均可以達(dá)到32幀每秒,而實(shí)時(shí)要求每秒30幀,滿足實(shí)時(shí)編碼要求,且經(jīng)加速模塊處理的圖像質(zhì)量,主觀、客觀方面都表現(xiàn)良好。將H.264編碼器加速模塊分別與FPGA-1、FPGA-2、ASIC這三種實(shí)現(xiàn)方案的編碼器在性能、面積、功耗方面做比較,結(jié)果顯示本文設(shè)計(jì)的編碼器的編碼效率高、面積較小、功耗較低。本文設(shè)計(jì)的H.264編碼器加速模塊微體系結(jié)構(gòu),設(shè)計(jì)了幀內(nèi)預(yù)測(cè)、幀間預(yù)測(cè)、變換量化、CAVLC、CABAC、去塊濾波等模塊的架構(gòu),為高清視頻實(shí)時(shí)編碼器的研究設(shè)計(jì)奠定重要的理論基礎(chǔ)。