電機(jī)控制器（MCU）硬件在環(huán)（HIL）測(cè)試系統(tǒng) 返回列表頁(yè)

一、電機(jī)控制器（MCU）硬件在環(huán)（HIL）測(cè)試系統(tǒng)概述

電機(jī)控制器的研發(fā)涉及高壓大電流等關(guān)鍵要素，因此直接進(jìn)行電機(jī)臺(tái)架實(shí)驗(yàn)存在諸多風(fēng)險(xiǎn)。這種方式既需要巨大的設(shè)備投資，又需要耗費(fèi)大量時(shí)間和資源。此外，由于電機(jī)的種類(lèi)、轉(zhuǎn)矩-速度范圍、功率等級(jí)和工作場(chǎng)景多樣，傳統(tǒng)的單一電機(jī)測(cè)試臺(tái)架已無(wú)法滿(mǎn)足電機(jī)控制器型號(hào)的測(cè)試要求。此外，對(duì)于狀態(tài)（如電流保護(hù)、過(guò)載保護(hù)）和異常狀態(tài)（如傳感器信號(hào)干擾）的測(cè)試，單純依賴(lài)臺(tái)架測(cè)試難以操作。

因此，為彌補(bǔ)臺(tái)架測(cè)試的不足，推薦在進(jìn)行電機(jī)控制器的臺(tái)架測(cè)試之前，優(yōu)先進(jìn)行硬件在環(huán)（HIL）仿真測(cè)試。不僅能夠有效降低實(shí)驗(yàn)風(fēng)險(xiǎn)，還可以避免開(kāi)發(fā)人員頻繁介入測(cè)試臺(tái)架操作。通過(guò)將HIL仿真與臺(tái)架測(cè)試形成閉環(huán)，可以在項(xiàng)目的早期發(fā)現(xiàn)問(wèn)題并進(jìn)行調(diào)整，從而顯著提升測(cè)試效率。

二、電機(jī)控制器（MCU）硬件在環(huán)（HIL）測(cè)試系統(tǒng)架構(gòu)

系統(tǒng)采用Links-RT實(shí)時(shí)仿真平臺(tái)，包括上位機(jī)、實(shí)時(shí)仿真機(jī)、故障注入單元和FPGA板卡。實(shí)時(shí)仿真機(jī)選用多核高性能服務(wù)器，匹配自研 FPGA板卡，保證仿真設(shè)備運(yùn)行的穩(wěn)定可靠。電機(jī)驅(qū)動(dòng)電路（逆變器）、電機(jī)模型及其傳感器模型運(yùn)行在FPGA芯片上，實(shí)現(xiàn)亞微秒級(jí)的仿真步長(zhǎng)。系統(tǒng)開(kāi)放模型開(kāi)發(fā)環(huán)境，實(shí)現(xiàn)模型自定義創(chuàng)建、模型參數(shù)在線(xiàn)調(diào)整。

三、系統(tǒng)特點(diǎn)

開(kāi)發(fā)環(huán)境友好：平臺(tái)基于 MATLAB/Simulink開(kāi)發(fā)，開(kāi)源，白盒交付，方便用戶(hù)二次修改。

實(shí)時(shí)性強(qiáng)：基于FPGA和多核高性能實(shí)時(shí)仿真機(jī)可為控制器的開(kāi)發(fā)、測(cè)試、優(yōu)化提供一個(gè)高度現(xiàn)實(shí)且安全的仿真環(huán)境，可實(shí)現(xiàn)亞微秒級(jí)的仿真步長(zhǎng)。

多場(chǎng)景覆蓋： 系統(tǒng)允許模擬多種工況和異常情況，覆蓋更廣泛的測(cè)試場(chǎng)景，驗(yàn)證控制器在各種情況下的穩(wěn)定性和魯棒性。

參數(shù)優(yōu)化： 系統(tǒng)開(kāi)放模型開(kāi)發(fā)環(huán)境，可以實(shí)現(xiàn)模型自定義創(chuàng)建，實(shí)時(shí)修改參數(shù)并觀(guān)察控制器的響應(yīng)，幫助開(kāi)發(fā)人員找到最佳參數(shù)配置，提高控制器性能。

閉環(huán)開(kāi)發(fā)： 支持將HIL仿真和臺(tái)架測(cè)試結(jié)合，形成開(kāi)發(fā)閉環(huán)，確?？刂破髟诜抡婧蛯?shí)際環(huán)境中的一致性和穩(wěn)定性。

四、應(yīng)用領(lǐng)域

適用于控制器控制主板硬件測(cè)試和軟件測(cè)試，系統(tǒng)支持硬件電氣故障模擬，注入干擾信號(hào)。